⑩日本国特許庁(JP)

の特許出願公開

⑫公開特許公報(A)

昭62 - 155568

Mint Cl.4

識別記号

庁内整理番号

砂公開 昭和62年(1987) 7月10日

29/78 17/00 H 01 L G 11 C 27/10 H 01 L

309

7514-5F 6549-5B 7735-5F

審査請求 未請求 発明の数 1 (全12頁)

49発明の名称

不揮発性半導体記憶装置

頤 昭60-296912 ②特

29出 昭60(1985)12月27日

昌 司 小 山 79発 明 者

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号 日本電気株式会社 顖 の出 人

弁理士 内 原 晋 70代 理

僧。

1 発明の名称 不揮発性半導体記憶装置

2. 特許請求の範囲

複数の不揮発性メモリ案子を直列に接続した列 と、前記不揮発性メモリ素子と同数の電荷注入型 半導体案子をその電荷注入領域を共通に接続して 前記不揮発性メモリ素子の列と平行に配置しかつ 1対1対応する前記不揮発性メモリ索子の浮遊グ ートと前記電荷注入型半導体素子の浮遊ゲートと を接続した列とからなる記憶セルを行列に配置し、 前記記憶セルと読出し甞込み用ビット線との間に 該読出し書込み用ビット線と前配不揮発性メモリ 集子及び又は前記電荷注入領域との接続を読出し 書込み用選択信号によって制御する選択回路を配 置し、前記不揮発性メモリ索子の制御ゲートを行 ごとに共通に接続してこれを累子選択用アドレス **憩としたことを特徴とする不揮発性半導体記憶装**

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は不揮発性半導体記憶装置に関し、特に 電気的消去可能型PROMを含む不揮発性半導体 配億装置に関する。

〔従来の技術〕

従来から種々の不揮発性半導体記憶装置が研究 されているが、最近では、そのうちの電気的消去 可能型PROM(以下EEPROMと称す)の開発 が急速に進み各種の製品が実用化されるようにな った。

とれら EEPROMにはいろいろの構造のものが考 えられているが、最も一般的でかつ信頼性の高い といわれるものは薄い絶縁膜中のファウラー・ノ ルトハイム (Fowler-Nordheim) のトンネル現象 を利用し、浮遊ゲート中に電荷を複積する型のメ モリトランジスタを記憶案子として使用する EEPROMである(米国特許第4203158号参照)。 この型のメモリトランジスタは浮遊ゲート中の電荷の極性や量等によってしきい電圧V_Tが変化し、この変化を利用して2進情報の「1」と「0」とを区別して記憶する。通常、しきい電圧V_Tはメモリトランジスタがエンハンスメント型乃至デプレッション型に変化するように設定されるのが一般的である。

第9図は従来の不揮発性半導体記憶装置の一例の回路図、第10図は第9図に示す回路のFの部分を半導体基板に形成したものの断面図である。

第9図に示すように、従来の不揮発性半導体記憶装置の一例の回路は、記憶案子MNと就出し書込み用選択トランジスタQNとを直列に接続したものを行列に配置し、読出し書込み用選択トランジスタQNのドレインを読出し書込み用ピット線YNに接続し、記憶案子MNのソースを行に配し来で記した、読出し書込み用選択トランジスタのゲートを行ごとに配した読出し書込み用選択アドレス線2と接続し、さらに記憶案子MNの制御ゲートを行ごとに接続しこれを業子選

御グートとした構造をしている。

[発明が解決しよりとする問題点]

上述した従来の不揮発性半導体記憶装置は、行列に配置した記憶セル1個に含まれる記憶業子の数が唯1個であり、しかも選択トランジスタが読出し用と普込み用とを兼ねているので、次のよりな欠点がある。

- (1) 記憶案子1個に選択トランジスタ1個が付くために記憶案子以外の部分の占有面積の割合を小さくするには限界あり、したがって、高記憶密度を要求される大容量の不揮発性半導体記憶装置にはあまり向いていない。
- (2) 記憶内容を読出す時に、競出し書込み用ピット線と索子選択用アドレス線にそれぞれ所定の電圧を印加し同時に読出し書込み用選択トランジスタをオン状態にするので、記憶素子の電荷注入領域は、配憶素子がオン状態の時にはソース線と同電位に、記憶案子がオフ状態の時には既出し書込み用ピット線の電位もしくは読出し書込み用選択アドレス線、すなわち読出し番込

択用アドレス線XNとした構成となっている。と とで、配憶素子MNと統出し普込み用ピット線 YNとの間に統出し書込み用選択トランジスタ QNを介在させた理由は読出し普込みを選択的に 行うことは勿論、デブレッション型になった非選 択の配憶素子MNを介して流れる読出し書込み用 ピット線YNの寄生電流を遮断するためである。

第10図に示すように、第9図に示す回路を半 導体基板に形成すると、行列の単位を構成するド の部分は、統出し書込み用ピット線の電極41と 接続した統出し書込み用選択トランジスタのとい イン45と電荷注入領域46との間の半導体基板 53の上部にゲート絶縁膜49を介して統出し領域 46とトンネル絶縁膜50を介して結合した浮遊 グート44を電荷注入領域46の一部と電荷注入 領域46とソース線47とに挟まれた半導設 板53を優りよりに第1絶縁膜51を介して若 板53を優りよりに第1絶縁膜51を介してなけ、 さらに浮遊ゲート44の上部に第2絶縁膜52を 介して数子選択用アドレス線43を設けこれを制

み用選択トランジスタのゲートの電位からその しきい電圧を滅じた電位になる。その結果、読 出し時に浮遊ゲートと電荷注入領域との間に電 位差を生じ、誤動作すなわち好ましくない書込 み又は消去現象が起る可能性がある。

(3) 書込み時、特に記憶案子がデブレッション型 すなわちノーマリオン状態になり、その時統出 し書込み用ビット線とソース線との間に電位差 があると、記憶案子にチャネル電流が流れる。 この種の電流は、記憶装置を低電圧隙のみで駆 動し、書込み電圧を記憶装置の内部昇圧により 作る場合には重大な問題となる。そのため従来 は書込み時にソース線を電源から切離す必要が あった。

本発明の目的は、読出し時の誤動作による好ま しくない書込み又は消去現象を防止すると共に書 込み・消去時の不必要なチャネル電流を遮断する ための回路を必要としない高記憶密度の不揮発性 半導体配憶装置を提供することにある。

(問題点を解決するための手段)

(実施例)

次に、本発明の一実施例について図面を参照して説明する。

第1図は本発明の一実施例の回路図である。 第1図に示すように、この実施例の回路は、統

第2図は第1図に示す回路を半導体基板に形成したものの平面図、第3図は第2図のA-A線断面図、第4図は第2図のB-B線断面図、第5図は第2図のC-C線断面図、第6図は第4図のE部を拡大した模式的断面図である。

出し用選択トランジスタQとソース線8との間に 4個の不似発性メモリ君子を列に並べてとれを匿 列に接続し、不揮発性メモリ素子と同数の電荷社 入型半導体菓子をその電荷注入領域を共通に接続 して不揮発性メモリ梨子の列と平行に配置しかつ 1対1対応する不揮発性メモリ素子の浮遊ゲート と電荷注入型半導体紫子の浮遊ゲートとを接続し、 行どとに 1 対 1 対応する不揮発性メモリ素子 1 個 と電荷注入型半導体案子1個とで記憶業子Mを構 成し、4個の記憶案子Mの列を記憶セルRとして とれを行列に配置し、不揮発性メモリ素子を既出 し用選択トランジスタQを介して統出し用ビット 線Yに接続し、電荷注入型半導体案子の電荷注入 領域を書込み用選択トランジスタPを介して書込 み用ピット線Wに接続し、銃出し用選択トランジ スタQのゲートと甞込み用選択トランジスタPの ゲートとを行ごとに共通に接続してこれを銃出し **鲁込み用選択アドレス線 2 とし、不輝発性メモリ** 素子の制御ゲートを行どとに接続してれを素子選 択用アドレス線Xとしてなる。

続し、読出し用選択トランジスタのゲートと普込み用選択トランジスタのゲートとを行ごとに共通に接続しこれを読出し書込み用選択アドレス線23とし、浮遊ゲート25a,25b,25c及び25dの上部装面にそれぞれ第2絶録膜を介して設けられた制御ゲートを行ごとに共通に接続してこれを素子選択用アドレス線24a,24b,24c及び24dとしてなる。

第3図に示すように、A-A級断面から見たこの不揮発性半導体記憶装置は、説出し用ビット級の電極21と接続した読出し用領域33と接続領域32aとに挟まれた半導体基板31の上部袋面にゲート絶録膜30を介して設けられた説出し書込み用選択アトレス線23をゲートとする読出し用選択トランジスタとソース領域27との間に、半導体基板31の上部袋面に第1絶縁膜28a、28b、28c及び28dを介して設けた浮遊ゲート25a、25b、25c及び25dを有し、その上部段面にそれぞれ第2絶録疑29a、29b、29c及び29dを介して設けた栄子選択用アト

レス線24a,24b,24c及び24dを制御 グートとする不揮発性メモリ案子を接続領域32a, 32b,32c及び32dを介して直列に接続し た構造をしている。

第4図に示すように、B-B級断面から見たと の不揮発性半導体記憶装置は、瞥込み用ピット線 の電極22と接続した普込み用領域36と電荷注 入領域35とに挟まれた半導体基板31の上部表 面にゲート絶敏膜39を介して設けられた説出し 書込み用選択アドレス艇23をゲートとする書込 み用選択トランジスタと、電荷注入領域35の上 部装面に第1絶縁膜37a,37b,37c及び 37 dを介して設けられしかも一部がトンネル絶 **鉄膜26a, 26b, 26c及び26dによって** 電荷注入領域35と結合した浮遊ゲート25a、 25b, 25c及び25dを有しその上部表面に それぞれ第2絶談膜38a, 38b, 38c及び 38dを介して設けた案子選択用アドレス線24a, 2 4 b, 2 4 c 及び 2 4 d を制御ゲートとする電 荷注入型半導体素子とが電荷注入領域35を介し

量 C_{C1} , C_{C2} , C_{C3} 及び C_{C4} とがそれぞれ直列に接続した個々の電荷注入型半導体案子の部分と電荷注入領域・半導体基板間容量 C_{D8} とが接続した形に表わすことができる。

次に、回路素子の極性をNチャネルとして、本 発明の一実施例の駆動方法について表と図を参照 して説明する。

第1要は第1図に示す回路の各駆動状態におけるアドレス線並びにピット線の信号レベル示した 表である。

信号レベルを示す記号の意味は、脱出し書込み用アドレス線の H_z , L_z 及び H_z , L_z 、が脱出し時の高,低レベル及び書込み・消去時の高,低レベルをそれぞれ衰し、素子選択用アドレス線 H_x , L_x 及び H_x , L_x が脱出し時の高,低レベル及び書込み・消去時の高,低レベルをそれぞれ衰し、脱出し用ピット線の H_x , L_x 及び開放が高,低レベル及び電源からの開放をそれぞれ表し、また書込み用ピット線の H_w , L_w 及び開放が高,低レベル及び電源からの開放をそれぞれ表している。

て接続した構造をしている。

また、第6図に示すように、電荷注入型半導体 案子の部分は、等価的に、電荷注入領域35を共 通にして浮遊ゲート・電荷注入領域間容量 Cp1, Cp1, Cp2及びCp4 と制御ゲート・浮遊ゲート間容

		7		7	·
E 2	K+1	¥	其	×	\$
14 -	_	2		E	
はな	A ME	英定	H.	T _t ,	£
#₹3	X i + i	LTXIX M #	116	Ħ	14
ـ د	<u></u>	는 로	麗	民	Æ
張力	**	Ή	HrZtt LrZtt Er zt	HyZit LyZit M M	HyZıt LyXıt M M
第十段改画ファインスを	X1, j+1	¥	Ή,	,×,	7.5
	X1.,1+1	Ă	ř,	' '	۲.
	X1.1 X1.1+1 X1.1+1 X1.1+s	Lx	Ľ,	H,	,X,
	Y1.1	χ̈́́́н	HĶ,	<u>`</u> *	` š
成出し番込み 用アドレス線	Z ₁₊₁	rz Lz	Lz'	77	Lz,
	1 2	Hz	Hz′	Hz'	,2 _H
14 14 15	(配位素子名)	0Mj+1,k)	1 Ky 1 O # 25 34 OMf+1,k)	1 Ky 1 O 金 (M _{j+1,k})	高数ビャト の 33 景 (Mj+1,k 図 以 Mj+1,k+)

--

また、統出し時における素子選択用アドレス線の信号レベルと記憶素子を構成する不揮発性メモリ素子のしきい電圧との関係は、素子選択用アドレス線の信号レベルHx及びLxに対応する電圧をそれぞれV(Hx)及びV(Lx)とし、不揮発性メモリ素子の書込み状態のしきい電圧及び消去状態のしきい電圧をされぞれVrw及びVreとすると、不揮発性メモリ素子の極性がNチャネルであるから、

 $V_{TW} < V(L_X) < V_{TE} < V(H_X)$

となる。ただし、書込み・消去時における記憶素子の印加電圧の磁性によって、ここでは浮遊ゲートから電荷注入領域へ電子を放出した状態を書込み状態、浮遊ゲートへ電荷注入領域から電子を注入した状態を消去状態と称す。従って、不揮発性メモリ素子は、書込み状態では素子選択用アドレス線が高レベルHxでも低レベルLxでもオン状態であるが、消去状態では素子選択用アドレス線が高レベルHxのときはオン状態になる。

先ず、記憶案子M_{j+1.k}を統出す場合を例として

を読出すことが出来る。

がオン状態で、暫込み用ビット級Wk,Wk+1が開放で、しかも記憶案子Mj+1,k,Mj+1,k+1 の制御ゲートが低レベルLx例えばOV、記憶素子Mj,k,Mj+1,k+1 及びMj+1,k+1 の制御ゲートが高レベルHx例えば5V程度になっているので、記憶案子Mj,k~Mj+1,k+1 及びMj+1,k+1 の名ので、記憶案子Mj,k~Mj+1,k 及びMj,k+1~Mj+1,k+1 の名々の電荷注入型半導体案子の浮遊ゲートと電荷注入領域との間に電位差が生じ、その電位差が大きいと浮遊ゲートと電荷注入領域との間で好ましくない電荷の注入現象が起る虞れがある。この時、この浮遊ゲートと電荷注入領域との電位差は紫子選択用アドレス線Xi,j~Xi,j+1の電位、記憶案子の制御ゲート・浮遊ゲート間容量、

競出しの駆動方法を説明すると、第1要に示すよ りに、脱出し書込み用アドレス級Ziを高レベルHz 例えば 5 V 程度にして読出し用選択トランジスタ Qi,kをオン状態にし、素子選択用アドレス線 Xi」。 X:...+*及びX:..!+*を高レベルHx例えば5 V 程度に して記憶素子M_{1.k}, M_{1+1.k} 及びM_{1+1.k}の各々の 不揮発性メモリ素子をオン状態にし、素子選択用 アドレス線 Xi,j+iを低レベルLx例えば O V にし、 統出し用ピット線Ykを高レベルHr、例えば1V程 **産にする。との場合、ソース線8は、通常、基準** 世位例えば接地単位のOVにする。従って、記憶 素子M_{j+1,k}が書込み状態であれば、不揮発性メモ リ素子がオン状態となり、読出し用ビット観Yeに 電流が流れるが、配憶素子Mj+i,kが消去状態の場 合には、不揮発性メモリ衆子がオフ状態となり、 読出し用ピット線 Y_k に電流は流れない。そこで、 記憶案子Mj+i,kの書込み状態及び消去状態をそれ それ2進情報の「1」及び「0」に対応させれば、 読出し用ビット線Ykの電流の有無を検出すること によって記憶素子Mj+1.kに記憶された情報の内容。

電荷注入型半導体素子の浮遊ゲート・電荷注入領域間容量及び電荷注入領域・半導体基板間容量等により決るので、電荷注入領域・半導体基板間容量を適当な値に選ぶ等して好ましくない電荷の注入現象が起らない程度にその電位差を十分に小さくする必要がある。

更に、統出し書込み用アドレス級 Z_{1+1} 及び素子選択用アドレス級 $X_{1+1,1,1+1}\sim X_{1+1,1,1+1}$ は、記憶素子 $M_{1+1,1k}$ の読出しに直接関係しないので、低レベル L_Z 及び L_X 例えばO Vにして記憶案子 $M_{1+1,1k}\sim M_{1+1,1k+1}$ を読出し用ビット級 Y_k , Y_{k+1} 及び替込み用ビット級 W_k . W_{k+1} から開放すると伴に浮遊ゲートと電荷注入領域との間の好ましくない電荷の注入現象が起るのを防止する必要がある。

次に、書込み・消去時の感動方法について、1 ビットの書込み、1ビットの消去及び複数ビット の消去それぞれの場合について説明する。

記憶案子M,+1,kの哲込みを例に1ビットの書込 みの駆動方法を説明すると、第1表に示すよりに、

統出し書込み用アドレス線Ziを高レベルHz例をは 20 V程度にして書込み用選択トランジスタPile をオン状態にし、素子選択用アドレス線のXi.j+: のみを低レベルLx′例えばOVにし、残りのXiii X_{1.j+1} 及びX_{1.j+1}を高レベルH_X′例えば20 V 程能に し、替込み用ピット観Wkを高レベルHw例えば20 V 程度にする。その結果、43込み用選択トランジ スタPi,kに接続した値荷注入領域が高レベルHw 例えば20V程度になり、配慮素子Mj+i,kの制御 ゲートが低レベルLx例えばUVになるので、資込 む前の配馅料子Mi+i.kが消去の状態であれば、浮 遊ゲートと電荷注入領域との間の電位差によって 電荷注入型半導体案子のトンネル絶縁膜を介した 浮遊ゲートと電荷注入領域との間に大きな電界を 生じ浮遊ゲートから電子が放出され記憶器子Metak の不揮発性メモリ緊子のしきい電圧が消去状態の VTE から替込み状態のVTW へ移る。ただし、書込 む前の記憶案子Mj+t.kが導込み状態であればその ままの状態を維持する。

とこで、記憶楽子Mj+i,kの審込みに直接関係の

例えば20V程度にし、残りのX1,1,X1,1+1及びX1,1+1を低レベルLxi 例えばOVにし、書込み用ビット線Wkを低レベルLw例えばOVにする。その結果、書込み時と同様に、記憶案子M1+1,kの制御グートと電荷注入領域との間に電圧が印加される。ただし、書込み時と極性が逆になる。したがって、消去前の記憶案子M1+1,kが書込み状態であれば、書込み時とは逆に、トンネル絶数膜を介して電荷注入領域から浮遊ゲートへ電子が注入され、不揮発性メモリ案子のしきい電圧が普込み状態のVTWから消去状態のVTBへ移る。勿論、消去前の記憶案子M1+1,kが消去状態であればそのままの状態を維持する。

また、この記憶素子 $M_{j+1,k}$ の消去に直接関係のない読出し書込み用アドレス線 Z_{i+1} 、読出し用ピット線 Y_k 及び Y_{k+1} 、書込み用ピット線 W_{k+1} 、案子選択用アドレス線 $X_{i+1,j+4}\sim X_{i+1,j+7}$ 及びソース線Sは前記書込みと同様である。

浮遊ゲートと電荷注入領域との間の好ましくない電荷の注入現象についても普込みと何様電位差

また、書込み用選択トランジスタド, k+1 がオン 状態で、書込み用ビット線 Wk+1が開放であるため に、記憶案子 Mj, k+1 ~ Mj+3, k+1 の電荷注入型半導 体素子の浮遊ゲートと電荷注入領域との間に電位 差を生じ、好ましくない電荷の注入現象が起る成れがあるので、前記説出しの場合に説明したよう に好ましくない電荷の注入現象が起きない程度に 電位差を小さくすることが必要である。この事は 後述の消去についても同様である。

1 ピットの消去すなわち記憶案子 $M_{J+1,k}$ の消去には、第1 実に示すように、説出し登込み用アドレス級Ziを高レベル $H_{Z'}$ 例えば2 0 V 程度にして書込み用選択トランジスタ $P_{I,k}$ をオン状態にし、案子選択用アドレス級の $X_{I,J+1}$ のみを高レベル $H_{Z'}$

を小さくすることが必要である。

複数ビットの消去すなわち記憶素子 $M_{j+1,k}$ 及び $M_{j+1,k+1}$ の消去は、第1表に示すよりに、書込み用ビット線 W_{k+1} が低レベル L_W 例えば O V であることを除いて1ビットの消去と同様である。

第7図は記憶素子を構成する不揮発性メモリ索 子の時間-しきい電圧特性図である。

書込み時には、記憶案子の制御グート及び電荷注入領域にそれぞれ低レベルLx′例をはOV及び高レベルHw′例をは20Vの電圧を印加する。そして、電圧の印加前の記憶案子の状態が消去状態であれば、浮遊ゲートと電荷注入領域との間界によって浮遊ゲートから電荷注入領域へ電子が大きな電界が生じ、その電界によが始まる。との電子の放出の割合は、電界が大きいが、電子が大きいが、電界が大きいが、電界が大きいが、電子が大きいが、電子が大きいが、電子が大きいが、電子が大きいが、電子が大きいが、電子が大きなるのでそれに伴ってはよりななるのでそれに伴っています。後に電子を構成する不知発生の出きい電圧では、第7図の書込み時の出線で示すように、消去状態のしきい電圧である。

比較的急速に減少し、そして徐々に書込み状態の しきい電圧 Vrw に衝近するように変化をする。

消去時は、制御ゲートに高レベルHx^{*} 例えば 20 V、電荷注入領域に低レベルLx^{*} 例えばOV がかかり、母込み時と極性が逆になるので、電荷 注入領域から浮遊ゲートへ電子が注入され、しき い電圧Vrは消去時の曲線で示すよりに変化する。

とこで、脱出し時の案子選択用アドレス線の低レベルLxに対応する電圧 V (Lx) が O V に一致していないが、前述のように

 $V_{TW} < V(L_X) < V_{TE} < V(H_X)$

という条件を満足すれば良いという意味で敢て O V にしていない。

第8図は本発明の他の実施例の回路図である。

第8図に示すように、本発明の他の実施例の回路図は、ノーマリオン型統出し用選択トランジスタQMとノーマリオフ型就出し用選択トランジスタQLとを直列に接続し、ノーマリオフ型統出し用選択トランジスタQLとソース線3との間に4個の不揮発性メモリ索子を列に並べてこれを直列

出し用選択トランジスタQLのゲートとノーマリオン型書込み用選択トランジスタPLのゲートとを行ごとに共通に接続してこれを脱出し用選択アドレス級 ZLとし、不揮発性メモリ素子の制御ゲートを行ごとに接続しこれを案子選択用アドレス級Xとしてなる。

以上説明したよりに、本発明の実施例では、電荷注入型半導体案子をファウラー・ノルトハイム (Fowler—Nordheim)のトンネル現象を利用した半導体案子とし、配賃セルに含まれる記憶案子の数を4個とし、回路案子の極性をNチャネルとしているが、勿論本発明はこれに限ることはなく、電荷注入型半導体案子としてアバランシェ注入型の半導体案子を使用しても、記憶セル内の記憶案子の数をもっと増しても、あるいはPチャネルの回路案子を用いても良いことは明らかである。

また、実施例の説明の中で、浮遊ゲートから電荷注入領域へ電子を放出した状態を記憶架子の書込み状態、浮遊ゲートへ電荷注入領域から電子が注入した状態を消去状態としているが勿論その逆

に接続し、不揮発性メモリ素子と同数の電荷注入 型半導体案子をその電荷注入領域を共通に接続し て不揮発性メモリ素子の列と平行に配置しかつ1 対1対応する不御発性メモリ素子の浮遊ゲートと 復荷注入型半導体素子の浮遊ゲートとを接続し、 行ごとに1対1対応する不揮発性メモリ衆子1個 と電荷注入型半導体素子1個とで記憶素子Mを構 成し、4個の配憶業子Mの列を配憶セルRとして これを行列に配置し、不揮発性メモリ素子をノー マリオン型読出し用選択トランジスタQMとノー マリオフ型読出し用選択トランジスタQL介して 銃出し書込み用ビット線 Y L に接続し、電荷注入 型半導体素子の電荷注入領域を直列に接続したノ ーマリオン型書込み用選択トランジスタPLとノ ーマリオフ型書込み用選択トランジスタ P Mを介 して読出し書込み用ビット線YLに接続し、ノー マリオン型銃出し用選択トランジスタQMのゲー トとノーマリオフ型書込み用選択トランジスタ PM のゲートとを行どとに共通に接続してこれを書込 み用選択アドレス線 Z M とし、ノーマリオフ型競 -

でも構わないし、説明の中で例示した信号レベル の似圧値も特にその値に限るものではない。

更に、前述の実施例では、銃出し用選択トランジスタと書込み用選択トランジスタが独立した例を説明しているが、従来例同様に、銃出し用と書込み用を兼ねた銃出し書込み用選択トランジスタを使っても良いことは明らかである。この場合には、しかし、配憶セルを複数の配憶案子で構成出来る事を除き銃出し用と登込み用の回路の分離による利点は失われる。

〔発明の効果〕

以上説明したように本発明は、記憶案子を不揮 発性メモリ案子と電荷注入型半導体案子とで構成 し、記憶セルを複数の記憶案子で構成できる構造 とし、しかも読出しと普込みを独立して駆動でき るようにしたので次のような効果がある。

(1) 記憶業子1個に選択トランジスタが1個付く 従来の不算発性半導体装置に比べて、記憶セル が複数の記憶案子で構成出来るので記憶案子以 外の占有面根の割台が小さくなり、高記憶密度 を要求される大容量の不揮発性半導体記憶装置 の実現が可能である。

- (2) 配憶内容を読出す時に、読出し用のビット線と電荷注入領域とが電気的に切離されるので、 読出し用のビット級の信号電位による浮遊ゲートと電荷注入領域との電位差を無くし、誤動作 すなわち好ましくない書込み又は消去現象が起 るのを防止出来る。
- (3) 書込み時に、記憶案子の不揮発性メモリ案子がデブレッション型すなわちノーマリオン状態になっても、書込み用のビット線と不揮発性メモリ素子との接続を切離すことが出来るので、従来の不揮発性半導体記憶装置のようにチャネル電流を遮断する為の回路をソース線とソース電源又はアースとの間に入れる必要がない。

その他、本発明の一実施例の回路では、書込みの時に、読出し用ビット線に電圧を印加して不輝発性メモリ素子のチャネル電流を監視すれば書込み状態を見ることが出来るし、又、他の実施例の回路では、読出し用ビット線と書込み用ビット線

ンジスタ、 P M …… ノーマリオフ型書込み用選択 トランジスタ、Q…… 読出し用選択トランジスタ、 QL…… ノーマリオフ型酰出し用選択トランジス タ、 Q M …… ノーマリオン型読出し用選択トラン ジスタ、 Q N …… 獣出し書込み用選択トランジス タ、 R 記憶セル、 S ソース線、 t 時 間、 V(H_X)…… 信号レベルH_X の電圧、 V(L_X)… ···信号レベル Lxの電圧、 Vr ·····しきい電圧、 Vr E …… 消去状態のしきい電圧、 Vrw…… 書込み状態 のしきい電圧、W…… 書込み用ビット線、X,XN ····· 素子選択用アトレス線、Y…… 読出し用ビッ ト級、YL,YN …… 読出し書込み用ピット線、 Z …… 読出し書込み用選択プドレス線、2L…… 読 出し用選択アドレス線、 2 M …… 書込み用選択ア ドレス線、21…… 読出し用ピット線の電極、 22 …… 掛込み用ピット線の電極、23 …… 読出 し書込み用選択アドレス般、24a~24d…… 素子選択用ナドレス線、25a~25d……浮遊 ゲート、26a~26d……トンネル絶鱗膜、

27 ····· ソース領域、28 a~28 d ····· 第1 絶

が一緒になっているのでその分だけ面積効率が良 く記憶密度の向上がはかれる等の効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図は 第1図に示す回路を半導体基板に形成したものの 平面図、第3図は第2図のA-A線断面図、第4 図は第2図のB-B線断面図、第5図は第2図の C-C線断面図、第6図は第4図のE部を拡大し た模式的断面図、第7図は記憶案子を構成する不 類発性メモリ素子の時間-しきい覚圧特性、第8 図は本発明の他の実施例の回路図、第9図は従来 の不揮発性半導体記憶装置の一例の回路図、第10 図は第9図に示す回路のFの部分を半導体基板に 形成したものの断面図である。


Cc1~Cc4 …… 制御ゲート・浮遊ゲート間容量、CD8 …… 電荷注入領域・半導体基板間容量、CF1~CF4 …… 浮遊ゲート・電荷注入領域間容量、M.M.N …… 配憶案子、P …… 書込み用選択トランジスタ、P L …… ノーマリオン型書込み用選択トラ

録膜、29a~29d …… 第2絶録膜、30 ……
ゲート絶縁膜、31 …… 半導体基板、32a~
32d …… 接続領域、33 …… 読出し用領域、
34 …… 絶縁膜、35 …… 電荷注入領域、36 …
… 書込み用領域、37a~37d …… 第1絶縁膜、38a~38d …… 第2絶縁膜、39 …… ゲート
絶縁膜、40 …… 空乏層、41 …… 読出し書込み
用ピット線の電極、42 …… 読出し書込み用選択
アドレス線、43 …… 案子選択用アドレス線、
44 …… 浮遊ゲート、45 …… 読出し皆込み用領域、46 …… 電荷注入領域、47 …… ソース領域、
48 …… 絶縁層、49 …… ゲート絶縁膜、50 …
… トンネル絶縁膜、51 …… 第1 絶縁膜、52 ……


代理人 弁理士 内 原



特開昭62-155568(9)




M記憶素子、P電込み用選択トランジスタ、Q 読出し用選択トランジスタ、R記憶セル、S ソース線、W 雪込み用ビット線、X 東子選択用アドス線、Y 読出し用ビット線、Z 読出し電シy用選択アドス線。




21 乾止山用它小條の電極、22 克丛中用上心上線の電極、 23 於止し意丛中用医坎外门及線、24a~24d条3医坎用 アドス線、25a~25d 考遊ゲート、26a~26d 片机绝缘膜、 27少ス領域、31 半導体基板、32a~32d 梅疮領域、 33 読止山用復城、35 電荷 注入領域、36 富丛中用領域、

第 2 図



28 a~ 28 d 第1 危隊膜、29 a~ 29 d 第2 危隊膜。




1.165.000

第 4 図


34 29 a 38 a 24 a
38 a 24 a
38 a 24 a
38 a 24 a
38 a 24 a
38 a 24 a

第6四

特開昭62-155568 (10)



図



M記憶素子、PLノーマリオン型書込み用選択トラン ジスタ、PMノーマリオフ型書込み用選択トランジスタ、QLノー マリオフ型銃出し用選択トランジスタ、QMノーマリオン型銃 出出電球 户以近次夕、风速度也以、SY-ス族、X来子 遥秋用了比ス線、YL 统此上售达4用 ビット線、ZL统 出上用遥块了ドレス線、ZM 普达4用 遥水,以来。 第 8 図

続 E 手 補 書 (自発)

61.12.-1 昭和 年 月 B

特許庁長官 殿 Title

- 1. 事件の表示 昭和60年特許 願第 296912号
- 2. 発明の名称 不揮発性半導体記憶袋健
- 3. 補正をする者

事件との関係

出願人

東京都港区芝五丁目33番1号


(423)日本電気株式会社

> 代安者 関本忠弘

4. 代 理 人

〒108 東京都港区芝五丁目37番8号 住友三田ビル 日本電気株式会社内 (6591) 弁理士 内 原 電話 東京(03)456-3111(大代表) (連絡先 日本電気株式会社 特許部)

5. 補正により増加する発明の数



6. 補正の対象

明細春の特許請求の範囲の欄⇒よび発明の詳細な説明の欄

7. 補正の内容

- (1) 明細書の特許請求の範囲の配載を別紙のとおりに訂正いたします。
- (2) 明細書第7頁、15行目の記載「なる。」の 後に行を改めて下記の文を挿入いたします。

「さらに本発明の不揮発性半導体記憶装置は、 一導電型の半導体基体の所定の領域に設けられた 放基体と反対導電型の不純物拡散層と、 該不納物拡散層上の一部に設けられたトンネル絶線 膜領域と、 該トンネル絶線膜領域を覆う浮遊が 一ト電極からなる電荷注入の領域と、 前記基体 の所定の領域に設けられたチャンネル領域と、 該 チャンネル領域を挟むソース・ドロイン領域と 該チャンネル領域の少なくとも優う が一ト電極と該浮遊が一ト電極を少なくとも優 う制御グート電極からなる不揮発性メモリ索子 とを有し、

放不揮発性メモリ素子を複数個直列に接続した列と、前記不揮発性メモリ素子と同数の電荷住入領域を共通に接続した列を前記不揮発性メモリ素子の呼遊ゲート電極とを接続して第一次では、かつ前記不揮発性メモリ素子の列に直電でがある。 の MOS 型トランジスタを接続してなる。 を接続し、かつ前記第1,第2のMOS 型トランジスタのゲート電極を接続してなる。

8. 添付書類

別紙(訂正後の特許請求の範囲) 1 通

代理人 弁理士 内 原



訂正後の特許請求の範囲

(2) 一導電型の半導体基体の所定の領域に設けられた該基体と反対導電型の不純物領域と、該

不納物領域上の一部に設けられたトンネル絶縁膜 領域と、舷トンネル絶線膜領域を獲り浮遊ゲート 電極からなる電荷注入領域と、前記基体の所定の 領域に設けられたチャンネル領域と、波チャンネ ル領域を挾むソース・ドレイン領域と胲チャンネ ル領域の少なくとも一部を覆り浮遊ゲート電極と、 餃浮遊ゲート電極を少なくとも獲り制御ゲート電 極からなる不揮発性メモリ素子とを有し、眩不揮 発性メモリ素子を複数個直列に接続した列と、前 記不揮発性メモリ素子と同数の電荷注入領域を共 通に接続した列を前記不揮発性メモリ第子の浮遊 ゲート電極と1対1対応する前配電荷注入領域の 浮遊ゲート電板とを接続し、かつ前配不揮発性メ モリ案子の列と平行に配慮し、前配不揮発性メモ り累子の列に直列に第1の MUS 型トランジスタ を接続し、前記電荷注入領域の列に直列に第2の MUS 型トランジスタを接続し、かつ前記第1. 第2の MUS 型トランジスタのゲート電極を接続 したことを特徴とする不揮発性半導体記憶装置。」